JP3269628

Publication Title:

EXCEPTION PROCESSING SYSTEM

Abstract:

Abstract of JP3269628

PURPOSE:To increase processing speed by generating an access error signal via an address conversion means at occurrence of an access exception saving the contents stored in a memory access queue constitution, and at the same time restoring the saved contents after the access exception is processed. CONSTITUTION:When an access exception occurs, an access error signal is outputted from an error signal output means 17a and the contents of a register scoreboard 14 are cleared. At the same time, the contents of a memory access key constitution means 16 are saved to a memory access save key constitution means 18. Then the means 16 is cleared and the contents saved to the means 18 are restored in the means 16 after the access exception is processed. Thus the queue to be executed when the exception is processed again is returned to its original place. As a result, the thrust-off control is attained to plural memory access instructions and the overlapped execution is secured between a memory access instruction and its following arithmetic instruction.

Data supplied from the esp@cenet database - Worldwide

Courtesy of http://v3.espacenet.com

This Patent PDF Generated by Patent Fetcher(TM), a service of Stroke of Color, Inc.

◎ 公 開 特 許 公 報 (A) 平3-269628

⑤Int. Cl. 5

識別記号

庁内整理番号

码公開 平成3年(1991)12月2日

G 06 F 9/38

380 B

7927-5B

審査請求 未請求 請求項の数 1 (全7頁)

◎発明の名称 例外処理方式

②特 願 平2-68114

②出 願 平2(1990)3月20日

⑫発 明 者 藤 岡 俊 太 郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発 明 者 池 田 和 彦 神奈川県大和市深見西4丁目2番49号 株式会社ピーエフ

ユー大和工場内

印出 願 人 富士通株式会社 神

神奈川県川崎市中原区上小田中1015番地

勿出 願 人 株式会社ピーエフユー

石川県河北郡宇ノ気町字宇野気ヌ98番地の2

四代 理 人 弁理士 土 橋 皓

明 細 書

発明の名称
例外処理方式

2. 特許請求の範囲

仮想記憶計算機システムにおいて、

順次に命令列を実行する実行手段(11)と、

データを格納するレジスタ(12)と、

命令の実行時に書き込み対象のレジスタ番号を記 憶しておくレジスタスコアボード (14)と、

先行命令と後統命令とでレジスタの干渉を調べ る比較手段(15)と、

前記命令列の中の実行すべきメモリアクセス命令をメモリアクセスキューに格納するメモリアクセスキュー構成手段(16)と、

アクセス例外発生時にアクセスエラー信号を出力するエラー信号出力手段(17a)を有し、前記メモリアクセス命令に従ってアドレス変換するアドレス変換手段(17)と、

アクセス例外発生時に前記メモリアクセスキュー構成手段(16)の格納内容をセーブさせ

るとともに例外処理終了後にセーブした内容を前記メモリアクセスキュー構成手段(16)にリストアするメモリアクセスセーブキュー構成手段(18)と、

を備えたことを特徴とする例外処理方式。

3. 発明の詳細な説明

(概 要)

仮想記憶計算機システムにおいて、メモリアクセス命令とその後続命令の実行をオーバーラップさせて実行させる場合の例外処理方式に関し、

アクセス例外が発生した場合に、その例外処理 後に、例外発生時に実行しようとした処理に戻っ て、再スタートできるようにすることを目的と し

仮想記憶計算機システムにおいて、順次に命令列を実行する実行手段と、データを格納するレジスタと、命令の実行時に書き込み対象のレジスタ番号を記憶しておくレジスタスコアボードと、 先行命令と後続命令とでレジスタの干渉を調べる ルステ段し、副記号アクシステントであるアクセス命令をメモリアクセスキュー構成手段と、アクセス例外発生時にアクセスエラー信号を出力するエラー信号出力手段を有し、前記メモリアクセス命令に従ってアドレス変換するアドレス変換するアドレス変換手及セスのを対した力を対した内容を前記メモリアクセスの移動理終了後にセーブした内容を前記メモリアクセスとユー構成手段にリストでするメモリアクセスセーブキュー構成手段とを備えた構成としたもの

(産業上の利用分野)

である.

本発明は、仮想記憶計算機システムにおいて、 メモリアクセス命令とその後続命令の実行をオー バーラップさせて実行させる場合の例外処理方式 に関する。

指定するアドレス変換機構2bとを備えている。

通常、この方式では処理部1が主記憶部3からデータを読み込む時間は、レジスタ間の転送あるいは演算等の時間と比べて長く掛かり、メモリアクセス命令を発行してからそのアクセスが完了するまでの時間を、見掛上短縮させるために、先行する命令のメモリアクセスを実行している間に、次の命令を実行させるようにしている。

この仮想記憶計算機システムにおける例外処理 方式では、先行する命令のメモリアクセスを実行 している間に次の命令を実行させる場合、先行命 令が主記憶部3からの読み込み命令の時には、 この命令の宛先に指定されているレジスタ16の 値を後続命令で使用することがある。この時次命 令は、先行命令(読み込み命令)が完了するまで 待たされ、先行命令の完了前に次命令を実行して はならない。

その為、先行命令の宛先に指定されているレジスタ番号を格納しているレジスタスコアボード1 c にフラグを付け、後統命令の中で先行命令の

従来、仮想記憶計算機システムでは、第4図に示すように、処理部1と、その処理部1からの命令により論理(仮想)アドレスと物理(実)アドレスとの変換をして読み出しまたは書き込みをする等のデータ入出力管理をするメモリ制御部2と、そのメモリ制御部2を介して必要なデータを読み出す主記憶部3を備えている。

処理部1には、命令列の実行手段1aと、主記 憶部3から読み出したデータを書き込むレジスタ 1bと、実行する命令が格納されているレジスタ の番号を格納してレジスタ管理をするレジスタス コアボード1cと、先に実行している命令とその 後から実行する後続命令とが干渉するか否かを チェックする比較手段1dとを備えている。

メモリ制御部2には、処理部1からのメモリアクセス命令を格納するメモリアクセスキュー構成手段2aと、そのメモリアクセスキュー構成手段2aに格納されたメモリアクセス命令に従ってアドレス変換して必要とするデータの格納位置を

宛先に指定されているレジスタ番号と干渉するものがあるか比較手段1dにおいて比較し、チェックする方法がとられている。

しかしながら、この方法では、メモリアクセス 命令でアクセス例外(アクセスエラー)が発生し た場合に、レジスタスコアボード1cにフラグが 残ったままになり、割込処理プログラムの実行が 停止されてしまう。

またこの方法では、先行するメモリアクセス命令でページフォールト等のアクセス例外が発生した場合に、この例外を発生させたメモリアクセス命令よりも後の命令を実行してしまっていることがあるため、ページを実記憶に割付けた後に例外を起こしたメモリアクセス命令から再実行させる方法では、プログラムの再開が不可能になる。

(発明が解決しようとする課題)

上記従来の仮想記憶計算機システムにおける例 外処理方式では、先行命令の宛先に指定されてい るレジスタ番号を格納しているレジスタスコア

命令の宛先に指定されているレジスタ番号と干渉 するものがあるかを比較手段1dにおいて比較す る方法を探る。しかし、メモリアクセス命令で アクセス例外が発生した場合に、レジスタスコア ボード1cにフラグが残ったままになり、割込処 理プログラムの実行が停止される。又、先行する メモリアクセス命令でページフォールト等のアク セス例外が発生した場合に、この例外発生命令よ りも後の命令を実行してしまっている。ページを 実記憶に付けた後に例外を起こしたメモリアクセ ス命令から再実行させる方法を採るものでは、 プログラムの再開が不可能になる等々により、そ れまでの処理は無駄になってしまう。従って、こ れに対処する為には、システムを落して再起動す るか、処理を始めからやり直さなければならない という問題点があった。

本発明は、上記問題点に鑑みて成されたものであり、その解決を目的として設定される技術的課題は、アクセス例外が発生した場合に、その例外

メモリアクセスキュー構成手段 I 6 の格納内容をセーブさせるとともに例外処理終了後にセーブした内容を前記メモリアクセスキュー構成手段 I 6 にリストアするメモリアクセスセーブキュー構成手段 I 8 とを備えたものである。

(作用)

本発明は上記構成により、アクセス例外発生時にアドレス変換手段17のエラー信号出よびメモリアのエラーはおよびメモリアクセスキュー構成手段16にアクセスエラー信号を出力し、レジスタスコアボード14の内容を出力し、レジスタスコアボード24の内容をメモリアクセスキューをメモリアクセスセーブとともに、メアクセスセーブとともに、モリアクセスセーブといるをリアのでをメモリー構成手段16をクリアクでをメモリスをはよりにはメモリアクをといるにはメモリアクをではメモー構成手段16にレーブクをとせて、処理を開時の実行すべきキューを元に戻す。

戻って再スタートできるようにした例外処理方式 を提供することにある。

ALAM TO MANAGERIA TO A TO THE A

(課題を解決するための手段)

(実施例)

以下、本発明の実施例として、アドレス変換機 構からの信号により、アクセスエラー時にレジス タスコアボードの内容をクリアすることができる ようにした場合について、第2図により図示説明 する。

ここで、21はCPU(中央処理装置)であり 仮想記憶空間を利用して必要な処理をする。 22はアクセスユニットで、仮想記憶の利用を管 理するメモリ制御部を構成する。23は主記憶装置で、外部記憶装置24の内容を取り込み、仮想 記憶空間を構成する。

CPU21には、命令列を構成し、構成した命令列を順に実行する命令列の実行手段31と、仮想記憶から読み出したデータを書き込むレジスク32と、レジスタ32に格納されたデータを計算する演算手段33と、レジスタ32の配列に合せてフラグ格納位置を配列させ実行する命令のレジスタ番号に対応させたフラグが格納できるようにしたレジスタスコアボード34と、先に実行して

チェックする比較手段35とを備える。

アクセスユニット22には、CPU21からのスト22には、CPU21からのストライトのサモリアクセスキュー構力セストライトのメモリアクセスがあると、アクセス例外発生時にメタスエラーにメリアが一点では、メモリアクセスエラーに、メモリアクセスエラーは、メモリアクセスエラーは、メモリアクセスを指し、メモリアクテーンの格がである。と、アドレス変換して、アドレス変換して、アドレス変換機高37と、が成立のでは、アドレス変換機高37と、が成立のでは、アドレス変換機高37と、が成立のでは、アドレス変換機高37と、が成立のでは、アドレス変換機高37と、が成立のでは、アドレス変換機高37と、が、対した内容を対した内容を対した内容を対した内容を対した内容を対した内容を対した内容を対した内容を対した内容を対した内容を対した内容を対して、アクアクロでは、アクアの再開成手段36にリス8とを備える。

このように構成した実施例による処理手順は、 第3図に示すように、処理を進めていく。

まず、CPU21が命令列の順に処理を進める

そして、メモリアクセスを閉始し(ステップ 47)、アクセス終了後、ステップ42へ戻る。

ステップ 4 3 のチェックで、命令がメモリアクセス命令でなかった場合、レジスタスコアボード3 4 の中の、実行しようとする命令のソースレジスタ番号に対応するフラグが、オンになっているかいないかを比較手段35によりチエックする(ステップ 4 8)。そのフラグがオフであれば直ちにその(ロード命令でない)命令を実行し、ステップ 4 2 へ戻る(ステップ 4 9)。

ソースレジスタ番号に対応するフラグがオンの 場合には、アクセス例外が発生しているかいない かをチェックする(ステップ51)。アクセス例 外が発生していなければステップ48へ戻る。

アクセス例外が発生している場合には、アクセスユニット22においてアドレス変換機構37のエラー信号出力手段37aからアクセスエラー信号を出力し、例外処理に移行する。メモリアクセスキュー構成手段36の内容をメモリアクセスセーブキュー構成手段38に格納して、キューの

ス変換機構37からアクセスエラーが出力されたか否か、すなわち、アクセス例外が発生しているかいないかをチェックする(ステップ41)。アクセス例外が発生している場合にはステップ52(①)へ飛び越し、アクセス例外が発生していない場合には次のステップへ進み、命令をデコードする(ステップ42)。

デコードした命令がメモリアクセス命令かチェックする(ステップ43)。メモリアクセス命令であれば、アクセスユニット22にメモリアクセス要求を出して、メモリアクセス命令をメモリアクセスキュー構成手段36に格納する(ステップ44)。

その格納した命令がロード命令かチェックする (ステップ 4 5)。ロード命令であれば、ディス ティネーションレジスタ番号に対応するレジスタ スコアボードのフラグをセットし(ステップ 4 6)、また、ロード命令でなければステップ 4 7へ飛び越す。

退避を行い、メモリアクセスキュー構成手段36をクリアし(ステップ52)、同時にレジスタスコアボード34をクリアして(ステップ53)、割込み動作を開始する(ステップ54)。

割込み処理55としては、セーブしたキューの内容をいったん他の記憶領域に移してセーブしの中ユーの格納場所をあけて例外に対応してカーの格納場所をあけて例外に対応できるようにしくステップ560分でする処理を実行しくステップ570分でである。リステップ58)。リステップ59)。

割込み処理から戻ると、CPU21は割込みからの戻り命令を実行する際、アクセスユニット22においてメモリアクセスセーブキュー構成手段38に格納した内容をメモリアクセスキュー構成手段36に戻し、キューを復元する(ステップ

構成手段36の内容に従ってメモリアクセスを再開する(ステップ61)。メモリアクセスを再開するにあたって、その命令がロード命令であれば、宛先に指定されているレジスタ番号に対応したレジスタスコアボード34のピットをセットしてステップ62)、割込み復帰後の処理を実行してステップ42へ戻る(ステップ63)。

このように実施例では、割り込み処理ルーチンのオーバヘッドを増大させることなく、メモリアクセス命令の突き離し制御が可能になる。

これにより、メモリアクセス命令と演算命令と をオーバーラップさせて実行させることにより、 処理の高速化ができ、命令の実行性能を向上させ ることができる。

(発明の効果)

以上のように本発明では、アクセス例外発生時 に、エラー信号出力手段 1 7 a からアクセスエ ラー信号を出力して、レジスタスコアボード

第4図は、従来例の構成図。

- 1 1 … 命令列の実行手段
- 12…レジスタ
- 14…レジスタスコアボード
- 15…比較手段
- 16…メモリアクセスキュー構成手段
- 17…アドレス変換手段
- 17a…エラー信号出力手段
- 18…メモリアクセスセーブキュー構成手段
- 19…記憶手段

特許出願人 富士通株式会社 代理 人 弁理士 土橋 皓二


スキュー構成手段16の内容をメモリアクセスセーブキュー構成手段18にセーブし、そのアレはセリアクセスキュー構成手段16をクリサセスキュー構成手段16をクリカ外処理をし、例外処理をし、例外処理をした内でをメモリアクロでは、カーガーがあり、大きに対した内では、大きのアクセスに戻すったが、大きのアクセスに戻すったが、大きのアクセスを増加させる。となった、スージフォールト等のアクセスを増加させる。という、メモリアクセスを増加させる。という、メモリアクセスの会を対したができ、メモリアクセスの会を対したが実現できる。処理の高速化が実現できる。


4. 図面の簡単な説明


第1図は、本発明の構成説明図、

第2図は、実施例の構成説明図、

第3図は、実施例の処理手順を示す流れ図、







实范例によう処理手供を示す決れ図

